A13. RLOC_ORIGIN和RLOC_RANGE可以规定把某个RPM放在设计中的某个位置。 RPM可以建组（H_SET, U_SET, HU_SET）。几个寄存器放在一个Slice里的时候，可以用BEL规定某个寄存器的位置，甚*还可以用LOCK_PINS约束规定某个寄存器IO的位置。这些约束的定义都在Constraint Guide中。
Q14. 怎么做DIRT呢？
A14. 打开FPGA Editor，打开布局布线好的ncd文件，选择Tools --> Directed RouTIng Constraints...， 选中关心的网线，生成UCF或将约束显示在FPGA Editor Console中，然后复制到HDL代码或UCF中。更详细的流程参考Constraint Guide -->DIRT.
Q15. 怎么做Hard Macro呢？
A15. 还是用FPGA Editor。将NCD存成NMC， 删除不关心的逻辑，包括所有IO。与外部逻辑交互的端口通过Edit --> Add Hardmacro External Pin 添加Hard Macro Pin. 更详细的流程参考AR10901.
Q16. 怎么用Hard Macro呢？
A16. 在设计源代码中要使用Hard Macro的地方，就用一个Black Box就可以了。NMC文件放在工程目录下。
1756-ENBT
